苏姿丰发布 3D Chiplet 架构

IT大王 6 月 1 日消息 在今日举办的 2021 台北市国际性电脑上展（Computex 2021）上，AMD CEO 苏姿丰公布了 三维 Chiplet 构架，此项技术性最先将运用于完成“三维 竖直缓存文件”（三维 Vertical Cache），将于今年底前提前准备选用该技术性生产制造一些高档商品。

苏姿丰表明，三维 Chiplet 是 AMD 与tsmc协作的成效，该构架将 chiplet 封裝技术性与集成ic层叠技术相结合，设计方案出了amd锐龙 5000 系CPU原形。

官方网展现了该构架的基本原理，三维 Chiplet 将一个 64MB 的 7nm 的 SRAM 立即层叠在每一个关键复合体以上，进而将提供“Zen 3”关键的快速 L3 缓存文件总数提升到 3 倍。

三维 缓存文件立即与“Zen 3”的 CCD 融合，根据硅埋孔在层叠的集成ic中间传送数据信号和输出功率，适用每秒钟超出 2TB 的网络带宽。

IT大王掌握到，三维 Chiplet 构架的CPU与现阶段的amd锐龙 5000 系列产品外型上完全一致，官方网展现了一个 三维 Chiplet 构架的amd锐龙 9 5900X 原形（为了更好地便捷展现，官方网拆了外盖）。

苏姿丰称，在具体机器设备中，一个独立的 SRAM 将与每一块 CCD 融合，每片 CCD 可得到的缓存文件总数为 96MB，而或在单独封裝中的 12 核或 16 核CPU一共可得到 192MB 的缓存文件。