EUV 光刻的“致命弱点”基于模型的全芯片随机缺陷率预测可能是一种有效的策略

这篇文章内容给诸位网民产生的新闻资讯是：EUV 光刻的“致命性缺点” 敬请赏析下面

几个经销商已经发布下一代监测系统和手机软件，以精准定位极紫外线（EUV）光刻机加工工艺造成的芯片缺陷难题。

每一种缺陷无损检测技术都牵涉到各种各样衡量，但因为 EUV 造成的任意缺陷最后会危害芯片的特性，在芯片加工里应用一项或多种无损检测技术是十分必需的。

EUV 光刻用以芯片加工的芯片生产制造，它应用一个极大的扫描机在高級连接点上对芯片的细微特点开展图案化，在实际操作中，EUV 的扫描机造成光子，最后与圆晶上的感光原材料光刻胶相互影响，以产生精准的特点化图案设计。

但是，并并不是每一次都能够完成精准图案化，在 EUV 中，光子碰撞光刻胶产生反映且这一姿势反复数次，这种全过程充斥着不可预见性和偶然性，很有可能会造成新的反映，换句话说 EUV 光刻加工工艺非常容易发生说白了的偶然性，是具备随机变量的事情，这种转变被通称为任意效用。任意效用有时候会造成芯片中发生多余的触碰缺陷或有表面粗糙度的图案设计，二者都是会危害芯片的特性，乃至造成机器设备发生常见故障。

▲EUV 光刻机，照片源于 ASML

过去的两年中，这种难题在传统式的光刻技术性中基本上被忽略了。但针对 EUV 来讲，任意效用变成关键难题之一，越高級的连接点，任意效用越比较严重。虽然该领域早已找到根据改善光刻胶和加工工艺来减轻难题的方式，但任意效用引起的缺陷仍然会突然冒出，给代工生产经销商及顾客产生不便。

“这代表着偶然性做为一个关键难题始终不容易消退，”Fractilia 的 CTO Chris Mack 说。“有时候在 10 纳米技术或 7 纳米技术连接点周边，任意效用变成图案设计转变的关键来源于。这关键是由于全部别的转变来源于都是在缩小。任意效用却沒有 —— 或是最少它没改善得那么多或那麼快。在总转变中，任意效用转变所占占比越来越大。”

因而，掌握这种危害刻不容缓，而且在芯片加工中精准定位芯片中任意效用造成的缺陷也一样关键。幸运的是，近期有几个企业开发设计了各种各样专用工具，能够在现如今 EUV 加工工艺中精准定位乃至预测分析芯片中的这种缺陷。憧憬未来，应对 5nm 及其更优秀的连接点，一些生产商已经发布新方式或改善方式搜索或预测分析这种缺陷，包含：

• 机器设备经销商已经提升电子光学检验的極限，以检验任意效用造成的缺陷；

• 一类新的离子束测试工具已经因此运用发展趋势；

• 新的工具软件已经开发设计中，使客户可以对缺陷开展归类、模型和预测分析；

• 电气测试也在进行中。

让人困惑的任意效用

一颗芯片的问世必须历经多种加工工艺流程，光刻一直是更为繁杂的加工工艺之一。很多年来，芯片生产商应用根据 193nm 光波长光刻系统软件在芯片上开展特点图案化，但当加工工艺连接点做到 5nm 时，应用多种图案化越来越十分困难。

EUV 简单化了传统式光刻步骤，使芯片生产商可以扫描仪 7nm 及下列的特点图型。“当您应用 EUV 时，光罩的频次便会降低，这是由于 EUV 将领域带到了单一方式，193nm 的图案设计浸入必须大量的高級连接点掩膜。”D2S 的CEO藤村明（Aki Fujimura）说：“拥有 EUV，掩膜频次降低了，但各层 EUV 光罩成本费更贵。”

▲图一：典型性的光刻解决流程次序。来源于：Fractilia

2018 年，三星和tsmc就在 7nm 连接点应用了 EUV 光刻，如今这俩家企业都是在 5nm 处应用 EUV 光刻，别的企业也已经开发设计用以芯片生产制造的 EUV 光刻机。

芯片生产商已经应用 ASML 的 EUV 光刻机开展芯片生产制造，该系统软件选用 13.5nm 光波长 0.33 数值孔径镜片，屏幕分辨率为 13nm，每钟头可解决 135 至 145 个圆晶，ASML 方案在 2021 年交货 40 套 EUV 系统软件，并在 2022 年再交货 55 套。

此外，在优秀连接点上，芯片生产商遭遇一些挑戰。优秀逻辑性加工工艺在芯片加工中很有可能有 600 到 1000 道乃至大量流程，每一步都很有可能发生难题，造成芯片发生缺陷，因而，芯片生产商在芯片加工中必须检验和计量检定机器设备，监测系统发觉圆晶上的缺陷，计量检定专用工具精确测量构造。

这是一个繁杂的全过程。比如，原子力光学显微镜（AFM）是芯片加工中应用的一种计量检定专用工具种类。“应用 AFM，我们可以在全部圆晶的不一样芯片和裸片上检验大概 50 μm的地区，重要运用之一是查询顶线表面粗糙度 —— 可以将这种印刷图案设计中的断开和缺陷与以后的缺陷关联，”Bruker 高級应用工程师 Sean Hand 讲到。

缺陷很有可能会发生在别的地区，在实际操作中，EUV 扫描机应当在芯片中建立各种各样图案设计，比如细微的触碰孔、线框和埋孔，而且具备优良的匀称性。但有时候，扫描机很有可能没法图案化所需线框，发生回车符，没法打印出每一个触碰孔，发生缺少触碰，别的状况下，该全过程还会继续造成一个或好几个孔合拼，发生“亲吻触碰”（kissing contacts）。

回车符、缺少触碰和亲吻触碰都被觉得是任意效用造成的缺陷，另一个任意效用是线边沿表面粗糙度（LER）。LER 被界定为特点边沿与理想化样子的误差，不随特点尺寸而放缩，因而是有什么问题的。

TEL 的重要工艺工程师 Charlotte Cutler 在一篇毕业论文上说：“伴随着 ArFi 和极紫外线光刻中线框重要规格减少，从这种线框精确测量的表面粗糙度的尺寸可能是图案设计图形界限的非常大一部分。”DuPont 和 Fractilia 也为此项工作中作出了奉献。

很多人 将任意缺陷归因于光刻胶，但光刻胶并并不是唯一的难题，此外，全部任意缺陷全是有什么问题的。“比如，假如我们不能使大家的特点充足光滑，那麼大家的晶体三极管便会有过多的泄露电流，其特性便会很差，”Fractilia 的 Mack 说。

▲图 2：Fractilia: 技术性检验芯片中发生的缺陷。来源于：Fractilia

对比 193nm 光刻机，EUV 光刻机任意缺陷更比较严重

偶然性造成缺陷的直接原因能够上溯 EUV 全过程自身，该全过程从芯片加工下边的激光器模块逐渐。最先，激光器单脉冲被发送，随后进到芯片加工 EUV 扫描机。

此外，扫描机中，一个小设备快速滴下细微的锡滴，激光器单脉冲中细微的锡滴造成光子，光子在扫描机内的好多个浴室镜子上反射面，碰撞圆晶上的抗蚀剂，有机化学变大抗蚀剂（CAR）和氢氧化物抗蚀剂是二种普遍的 EUV 抗蚀剂种类。

抗蚀剂有利于在芯片上产生需要的图案设计，虽然这是一个繁杂的全过程。“在光刻中，圆晶上面涂有一种称之为光刻胶的感光原材料，一些地区曝露光刻胶，一些地区不曝露，光通过掩模版，蚀刻加工掉曝露的地区，而遮盖的地区依然遭受维护（在正性光刻胶的状况下），最后获得特点图案设计，其规格和相对密度由初始光刻胶图案设计决策，将元器件设计方案拷贝到圆晶上的塑料薄膜上，”Lam Research 高级副总裁 Richard Wise 在blog中表述道。

“当光子打中抗蚀剂时，会引起链式反应，更改原材料构造，使其更加容易融解，便于在接着的显影液流程中被冲跑。光子被光刻胶消化吸收后造成电子器件，电子器件造成次级线圈电子器件，次级线圈电子器件集中化光酸造成剂，造成光酸，但光刻胶历经烤制后，光酸将根据原材料开展蔓延。”

更繁杂的是，根据动能与光波长的基本上关联：光波长越小，光子动能越大，EUV 单光子的动能是 193nm 光波长单光子动能的 14 倍，因而灯源总输出功率一定下，从灯源发送出的光子总数则会降低，进行一次曝出所耗费的光子数量随着降低，在同样的曝出下，EUV 的光子总数要少 14 倍。

这等同于，假定您有 20 美金，能够是 2000 个便士币，与此同时也是 80 个颜值为 25 便士的钱币，那麼一个颜值为 25 便士的钱币等同于一个便士币的 25 倍。

光子也是这般，假定在一个插画图片中，便士币意味着 193nm 的光子，而 25 便士的钱币意味着 EUV 光子，便士币的光子总数大量。

在光刻加工工艺中，其念头是造成尽量多的光子。理论上，这能够保证您以偏少的转变在芯片上图案化所需特点。“因而，光子总数越大，做为均值的一部分转变就越小，”Fractilia 的 Mack 说。“因而，光子总数越少，转变就越大，这就是说白了的光量子透射噪音。”

大部分，193nm 光刻扫描机以越来越少的动能造成大量的光子。比较之下，EUV 造成的光子更少，这代表着该全过程中存有更高的统计分析转变几率。

在另一个事例中，假定一个芯片有很多细微的正方体地区。“随后，您会见到该正方体中有多少光刻胶感光一部分的分子结构，及其该正方体中消化吸收了是多少光子，”麦克风说。

理想化状况下，光子将匀称地分散化和被消化吸收在每一个正方体地区中，但具体情况并不是这样，假定 48 个 EUV 光子很有可能会被一个正方体消化吸收。在下一个正方体中，很有可能会变为 36 个光子被消化吸收，这是一个任意转变。

更为繁杂的是，每一个连接点的特点规格都较小。因而，您有一个更小的正方体地区，且光子的总数更少，这代表着高些的任意几率。

那麼这一切在芯片加工中是怎样开展的呢？前文上述，芯片生产商应用单一图案化方式在 7nm 处插进 EUV。在一次图案化中，您将特点图案设计放到一个掩膜上，随后应用一次光刻曝出将他们打印出在圆晶上。最开始，芯片生产商期待应用使用量为 20 mJ/cm² 的 EUV 抗蚀剂。

“使用量是光刻胶在光刻曝出系统软件曝出时需承担的动能（每企业总面积），”麦克风表述说。

在较小剂量 (50mJ/cm²) 下，芯片生产商能够以高货运量打印出细致特点。可是较低的使用量也代表着越来越少的光子，及其高些的任意几率。

因而，芯片生产商在 7nm 处应用高些的使用量，大概为 40mJ/cm² 及之上，但也是有一些衡量。高些的使用量会转换为大量的光子，但扫描机的货运量会遭受危害。

与此同时，在 7nm 处，EUV 一次图案化用以打印出间隔从 38nm 到 36nm 特点图案设计。可是单图案设计 EUV 在 32nm 到 30nm 间隔做到了它的極限。

超出 30nm 间隔，则必须 EUV 双图案化，这归属于 5nm 和 3nm 连接点。双图案设计 EUV 必须将芯片图案设计分为2个掩膜，随后将每一层打印出为独立的层。

EUV 双向图案化更价格昂贵，由于该全过程中有大量流程。另一方面，您能够应用高些的使用量打印出更高的特点，进而降低任意效用。

“偶然性依然是一个难题，但 EUV 双向方式减轻了在其中的一些忧虑，”Lam 的 Wise 说。“EUV 双图案化尽管成本费高些，但其优点取决于使 EUV 可以以更便于管理方法的间隔运作。比如，假如您想打印出 30nm 间隔线，则能够应用立即打印出来进行。可是偶然性是一个重特大挑戰，由于偶然性中最重要的要素是 CD 或已经打印出的特点的尺寸。根据打印出更高的规格，您大部分能够在给出的特点中捕捉大量的光量子，而且随机性获得改进。因而，您的衡量是在 EUV 双向图案设计的成本费与随机性改善中间开展衡量。”

预测分析和精准定位 EUV 缺陷的 N 种方式

现如今，芯片生产商已经产品研发 5nm 光刻技术，还可以用在 3nm 及其更高級连接点的芯片生产制造。“正常情况下，间隔越小，随机性越大，处理这种难题的趣味性也越大，”Imec 高級光刻技术项目主管 Kurt Ronse 说。

另一方面，业内早已改善了 EUV 抗蚀剂和加工工艺。“从 7nm 到 5nm 到 3nm 的时间段内，大家创建更强的了解和原材料易用性，代表着 5nm 和 3nm 的缺陷已经降低，进而同提升 批量生产水准，”Ronse 说。

即便如此，精准定位和预测分析芯片中任意效用造成的缺陷依然是不可或缺的，在晶圆厂中，有很多方式能够精准定位这种缺陷，包含光学检验、电子束技术性和电气测试，也有各种各样工具软件。

很多年来，芯片生产商一直借助二种机器设备 —— 电子束和光学监测系统 —— 来发觉芯片中的缺陷。光学监测系统是晶圆厂的助推专用工具，在实际操作中，晶圆片被插进检测系统中，灯源造成点亮晶圆片的强光照，搜集光并智能化图象。该系统软件拍攝裸片时，将其与沒有缺陷的芯片开展较为。

光学监测系统不但用以发觉普遍的物理学缺陷，还用以精准定位 EUV 任意造成的缺陷，与别的技术性对比几个优势。

“伴随着生产制造执行和抗蚀工作能力的提升 ，任意造成的缺陷率获得明显改进，但它依然存有。”KLA 过程管理解决方法负责人 Andrew Cross 说：“任意效用造成的缺陷，不管图案设计种类怎样都很有可能产生。大家见到传统式的 CD 和较新的网络热点电子束计量检定都没法在这般低的缺陷相对密度范畴内独立标识这种缺陷。这促进了对大规模和高普及率检验的要求，并具备捕获重要图案设计缺陷的敏感度 —— 光学监测系统适用的规定，尤其是宽带网络低温等离子光学检验。”

任意效用的实质是任意，通常以最大頻率危害弱方式。“因而，必须合理的过程对话框发觉是尤为重要的，”Cross 说：“过程对话框一般 可以鉴别在聚焦点和使用量层面最欠缺的构造，因为一个特殊构造一般 在一个设计方案中反复千余或数十万次，因而预测分析哪一个很有可能因为设计方案自身、掩膜或别的加工工艺互动而不成功，跨芯片或跨晶圆，一样必须高普及率的光学无损检测技术。

随机性一般 产生在系统学独立界定的全过程对话框内，电子束或光学检测都能够给予合理的解决方法，实际在于随机性的水准以及对特殊设计方案的危害。在这个发觉全过程中，我们可以试着区别随机性和纯系统软件缺陷。系统化一般 危害设计方案构造中的同一点，比如，特殊的角点或线端。随机变量危害最广泛的弱构造，但他们不容易危害设计方案构造钟的同一点。精确的根据设计方案的分层有利于区别随机性和系统化。”

除开随机性的定期检查工作经验发觉以外，仿真模拟还能够变成预测分析随机性的重要促进要素。“对于根据仿真模拟预测分析随机性，合理且精确的实体模型是较大 的挑戰。根据实体模型的全芯片任意缺陷率预测分析可能是一种合理的对策，这在于精确性和速率。这儿的挑戰是维持根据概念模型的精确性，并具备充足的货运量来遮盖机器设备，”Cross 说。

光学检验也是有一些优点。“光学检验的优点取决于它能够在短期内内扫描仪详细的晶圆。根据这类方法，能够精确测量每立方厘米的缺陷数，因而芯片生产商能够估计其芯片的合格率，”Imec 的 Ronse 说。“光学检验的屏幕分辨率很有可能不能捕获最少的缺陷，找寻回车符是一项挑戰。”

与此同时，也有别的方式能够发觉芯片中任意效用造成的缺陷，即应用电子束技术性的专用工具，比如 CD-SEM 和规模性 CD 计量检定。

一些经销商早已开发设计了很多的 CD 计量检定专用工具。大部分，该专用工具是具备计量检定作用的加强型电子束监测系统，他们使客户可以在更高的视线中发觉缺陷。

在电子束检测中，晶圆片被装进系统软件，该系统软件传出电子束，与被扫描仪原材料中的电子器件相互影响。这会推送回投射的数据信号。电子束检验具备比光学更强的屏幕分辨率，但速率比较慢。

晶圆厂机器设备经销商 Tasmit 是全新一家开发设计规模性 CD 计量检定系统软件的企业。Tasmit 的新专用工具根据三个流程鉴别 EUV 加工工艺中的缺陷。

最先，将专用工具设定为 SEM 方式；随后，它实行定期检查计量检定作用以从晶圆片搜集缺陷和 CD 数据信息；最终，开展规模性定期检查内场 CD 计量检定流程。

应用 16μm 查验方式，可完成 2.6 hr/mm² 的货运量。“大家早已在 32 纳米管或间隔图案设计上表明了均值 CD 和破裂种类缺陷率中间的高宽比线性相关性。除此之外，预估缺陷率低至 0.89 个缺陷 /mm²，”来源于 Tasmit 的 Seulki Kang 在一篇毕业论文上说。Imec 为此项工作中作出了奉献。

也有别的方式。在近期的一篇毕业论文中，ASML 叙述了一种新的物理学任意边沿置放偏差 (SEPE) 实体模型的开发设计，这与其说电子束测试工具一起用以精准定位缺陷。

SEPE 实体模型包括好几个危害轮廊可变性的要素，包含光信号灯不亮遍布、光量子跟光酸化学动力学、抗蚀剂遍布和加工工艺对话框。

应用这一实体模型，光刻技术仿真模拟在全部芯片设计方案中运作。随后，转化成任意转变实体模型。“依据仿真模拟的 SEPE，测算每一个重要切割线部位的无效几率。每一个方式组的不成功几率界定为整体和缺陷几率的相乘。方式无效几率用以根据对缺陷严重后果开展排列来鉴别顶尖网络热点，”来源于 ASML 的 ChangAn Wang 在近期的一篇毕业论文上说。“随后，顶端网络热点的部位用以具体指导测试工具搜索晶圆上的缺陷并认证常见故障几率预测分析。”

此外，很多年来，临界值规格扫描仪透射电镜 (CD-SEM) 一直是晶圆厂的关键计量检定专用工具。CD-SEM 还用以精确测量芯片中的 LER。

CD-SEM 的工作方式类似电子束专用工具，能够有很多运用。可是针对 LER 精确测量，CD-SEM 有时候非常容易在結果上发生不正确误差。

近期，Fractilia 发布了一种工具软件来摆脱这种精确测量 LER 的难题，该专用工具称之为 MetroLER，可与来源于不一样经销商的 CD-SEM 协调工作。

Fractilia 的技术性分离出来了由误差造成的 CD-SEM 不正确。随后，它应用称之为功率谱密度 (PSD) 的技术预测表面粗糙度的危害。“PSD 是一种数学课技术性，用以统计分析表现不光滑边沿，”Fractilia 的 Mack 表述说。

Fractilia 如今已经处理另一个图案化挑戰 —— 触碰孔。在近期的一篇毕业论文中，Fractilia 和 Imec 叙述了应用 MetroLER 剖析触碰孔的自动化技术方式的开发设计。

在一项科学研究中，科学研究工作人员剖析了间隔从 46nm 到 56nm 的孔。“应用 MetroLER 完成了自动化技术溶解流程的总体目标，进而降低了耗费的時间和错误的概率，”Imec 的研究者 Joren Severi 说。

与此同时，也有另一种找寻任意缺陷的解决方法 —— 电气测试。因此，您能够结构类型图案化触碰，随后对构造开展电气测试。

“这种是基本的线上电气测试，假如一些路线断开或中继，测出的电阻器会说明存有常见故障。能够大规模遮盖，精确测量速率十分快，”Imec 的 Ronse 说。

结果

EUV 很重要，它使领域可以在下一个连接点对机器设备开展单一化。可是，有时候 EUV 会发生缺陷和常见故障。因而，从一开始就采用防范措施很重要。